郑州芯片制程的物理和工程极限猎头公司究竟在哪里？1nm是摩尔定律的尽头？在我们目前的认知中，芯片制程代表着芯片的性能和功耗。一直以来，芯片的迭代进化被一个叫「摩尔定律」的预言控制着。造成摩尔定律失效的三大原因

就拿芯片产业来说，如今的芯片制程工艺已经到了4nm，但是大部分从业人员认为，摩尔定律到了5nm的制程工艺时，已经在逐渐失效。为什么敢于如此断言？有如下原因：

一、芯片制程越先进，发热量越大

第一，随着在同样面积的晶圆中集成的晶体管数量越来越多，产生的热量也会越来越大。

提到芯片，我们往往会提到IC，这个IC其实翻译过来就是集成电路的意思，半导体集成电路，就是指的芯片。。学术一点说，是一种把电路小型化，并制造在一块半导体晶圆上的一种具有特殊功能的微型电路。

芯片的制造过程简约来说有三个步骤，分别是设计、制作和封装，设计和制作的难度最大，无论是苹果还是华为的芯片，都是自己设计，然后交由台积电进行代工制作，而三星是目前全球唯一一家可以既自己设计芯片，也有工厂可以自己生产的厂商。

衡量芯片生产的核心指标有两个：一是硅晶圆尺寸，二是晶圆的工艺节点，即制程。硅晶圆尺寸是越大越好，而晶圆的工艺节点却相反，则越小越好。

所谓制程，指的是硅晶圆上所能蚀刻的最小尺寸，也叫栅长。越先进的工艺，制程就越小，一块硅晶圆所能生产的晶体管就越多，处理器的功能就越强，运算效率也越高。

如果大家回顾一下电子产业的发展，就会发现有一个奇怪的现象：电子设备越来越小、性能却越来越好。这背后最主要的功臣之一，就是芯片制程的进步。

不过，这背后也是有代价的。当芯片制程工艺越来越小时，里面电子的运算速度就会越来越快，芯片发热就会越严重。而发热不但对芯片的性能影响很大，还会缩短芯片的寿命。这种现象早在20世纪初，在芯片制程工艺突破90nm制程时，传统的芯片发热方案就已经不管用了。

但是，摩尔定律不能停啊。于是，芯片厂商重新对芯片内部的电路重新调整：既然大家伙聚在一起容易「闹事」（发热），那索性就把你们隔开。于是，从2004年开始，就有了所谓的四核、八核等多核处理器，比如说将原来一个4000兆赫的内核，分成四个1000兆赫的内核。

二、量子隧穿效应

作为芯片的核心，无论是基于摩尔定律下的内卷要求，还是电子设备小型化的需要，晶体管都需要越做越小。因为只有这样，一块芯片上能够容纳的晶体管才能随之增加，性能也才能同比提高。但是这也是有极限的，这个极限就是1nm。

当芯片制程达到1nm时，就会产生一种叫做量子隧穿的效应（业界俗称「漏电」）。这就是摩尔定律失效的第二个原因。为了理解这个效应，你可以把芯片想象成水库。在传统力学层面，只要水坝比水平面高，水就不会流出去。但是，当一块晶圆上所承载的晶体管达到一个临界值（也就是1nm制程）时，就会进入量子状态，水库的水就会沸腾起来，这时候就会有部分浪花溅出。具体到芯片上来，就是电子从一个晶体管跑向另一个晶体管而不受控制，就会让晶体管完全失效。

实际上，在芯片制程进入7nm时，这种电子击穿效应就越来越明显了，表现在如今的手机上就是，发热问题越来越严重，各大手机厂商都在将「散热」作为一大卖点。

三、终端设备对于低能耗的要求越来越高

对于如今的智能手机来说，在蓝牙、WiFi连接、GPS、感知触摸、指纹识别等后台功能越来越多时；2K 高清屏、120Hz 刷新屏等高能耗的配置，在内卷的趋势下成为手机的标配时；在因为疫情让人们对手机的依赖加重造成用机时间大幅增加等情况下，「续航尿崩」成为一个急需解决的问题。

这就是摩尔定律遇到的第三个挑战，终端设备对于芯片能耗的要求越来越高，但是由于量子隧穿效应的存在，芯片制程越先进，发热就越不受控制。